下一代计算机和通信系统将处理每秒几千兆位的数据速率。许多系统将采用超过千兆赫时钟频率的处理器和 SERDES 芯片组。传统的并行总线拓扑已经耗尽了带宽。随着并行总线变得越来越宽，PCB 板上布线的复杂性和成本急剧增加。数据和时钟线之间不断增大的偏差在并行总线中越来越难以解决。解决方案是快速串行通道。较新的串行总线结构已迅速取代了高速数字系统的并行总线结构。工程师们一直在转向使用多种具有嵌入式时钟的千兆位串行互连协议，以实现简单布线和每个通道更多带宽的目标。